1、ETHERNET SWITCH BLOCK DIAGRAM PHY (PHYSICAL LAYER) BLOCK DIAGRAMPHYPHY（物理層）包含三個子層（物理層）包含三個子層: : PMD (Physical Media Dependant Sub-Layer,PMD (Physical Media Dependant Sub-Layer,物理媒介相關子層物理媒介相關子層, ,執行媒介轉換執行媒介轉換),),比如光模塊比如光模塊/ /光電轉換光電轉換. .PMA (Physical Media Attachment sub-layer,PMA (Physical Media Atta

2、chment sub-layer,物理媒介連接子層物理媒介連接子層, ,執行并串執行并串/ /串并轉換串并轉換, , 比如比如SERDES. SERDES. PCS (PCS (如上如上, ,執行緩存、編碼解碼、擾碼解擾、復用解復用等執行緩存、編碼解碼、擾碼解擾、復用解復用等) )SERDES (SERializer & DESerializer) BLOCK DIAGRAM SERDES （串行解串器）注釋：（串行解串器）注釋：時鐘發生器時鐘發生器(Clock Generator)(Clock Generator)、時鐘數據恢復電路、時鐘數據恢復電路(CDR)(CDR)通常通過鎖相環

3、通常通過鎖相環(PLL)(PLL)來實現來實現; ; 發送器、接收器完成差分信號發送器、接收器完成差分信號(PECL/LVDS/CML(PECL/LVDS/CML等標準等標準) )發送、接收發送、接收MAC (Media Access Control) BLOCK DIAGRAM lTransmit ControllerTransmit Controller（發送控制器）：（發送控制器）：執行802.3發送協議(見802.3 protocol), MII interface（媒介獨立接口)為與PHY(物理層)連接的接口。lBackoff/Deferring ackoff/Deferring （

4、回退（回退/ /延遲延遲): ): 執行802.3協議的半雙工操作, 同步于MII接口的transmit clock（發送計時時鐘)。當半雙工操作不被需要時，其可以被移除. lReceive Controller （接收控制器）：（接收控制器）：執行802.3接收協議(見802.3 protocol), MII interface（媒介獨立接口)為與PHY(物理層)連接的接口。操作同步于MII接口的Receive clock（接收計時時鐘)lTransmit FIFO （發送先進先出）（發送先進先出）: 為MAC準備傳輸的數據做緩沖。它為外部的雙端口RAM(隨機存取存儲)提供接口進行先進先出存

5、儲。其先進先出容量可以通過MAC內核參數設置: TFIFODEPTH定義了先進先出的總容量; TCDEPTH定義了當時存在于Transmit FIFO中的最大幀（Frame）數量. 操作同步于來自主設備數據接口的DMA Clock (直接存儲存取計時時鐘)lReceive FIFO (接收先進先出接收先進先出): 為MAC接收的數據做緩沖。它為外部的雙端口RAM(隨機存取存儲)提供接口進行先進先出存儲。其先進先出容量可以通過MAC內核參數設置: RFIFODEPTH定義了先進先出的總容量; RCDEPTH定義了當時存在于Receive FIFO中的最大幀（Frame）數量. 操作同步于來自主設

6、備數據接口的DMA Clock (直接存儲存取計時時鐘)lTransmit linked List State Machine (發送鏈表狀態機發送鏈表狀態機): 執行MAC中描述符/緩沖架構功能。其管理發送描述符列表，并將數據緩沖區中準備傳輸的數據提取至Transmit FIFO。操作同步于來自主設備數據接口的DMA Clock (直接存儲存取計時時鐘)。lReceive linked List State Machine (接收鏈表狀態機接收鏈表狀態機): 執行MAC中描述符/緩沖架構功能。其管理接收描述符列表，并將Receive FIFO中數據移動至數據緩沖區。操作同步于來自主設備數據接

7、口的DMA Clock (直接存儲存取計時時鐘)。MAC模塊功能描述模塊功能描述lDirect Memory Access ControllerDirect Memory Access Controller（直接存儲寸取控制器）（直接存儲寸取控制器）: : 執行主設備數據接口功能，服務于發送、接收雙通道。操作同步于主設備數據接口的DMA Clock (直接存儲存取計時時鐘) lControl and Status RegistersControl and Status Registers（CSR, CSR, 控制及狀態寄存器）控制及狀態寄存器）: : 由主設備使用對MAC進行操作控制. 執行M

8、AC中的寄存器設置，中斷控制，電源管理功能, 同時為主設備提供接口。 操作同步于主設備CSR接口時鐘。lReset Controller (Reset Controller (清零控制器清零控制器): ): 對MAC中所有組件進行清零。其通過外部清零線路產生清零信號并與所有時鐘域進行同步。lMII Serial ManagementMII Serial Management（MIISM, MIISM, 媒介串行管理）媒介串行管理）: : MIISM接口作為一個模組，在MAC和PHY之間提供了一個簡易的串行通信接口。該模組為PHY層硬件的執行提供了讀、寫狀態的控制協議及進行寄存器設置。lExte

9、rnal ComponentsExternal Components（外圍組件（外圍組件): ): 總共有3個外圍組件需求以保證MAC內核的正確運行: Transmit data RAMTransmit data RAM （發送數據隨機存取存儲）（發送數據隨機存取存儲）: 作為Transmit FIFO, 同步于雙端口RAM(隨機存取存儲)Receive data RAM Receive data RAM （接收數據隨機存取存儲）：（接收數據隨機存取存儲）：作為Receive FIFO, 同步于雙端口RAM(隨機存取存儲)Address RAMAddress RAM（地址數據隨機存取存儲）：（

10、地址數據隨機存取存儲）：作為MAC地址存儲，同步于雙端口RAM(隨機存取存儲)MAC模塊功能描述模塊功能描述MAC（介質訪問控制）:位于OSI七層協議中數據鏈路層，數據鏈路層分為上層LLC（邏輯鏈路控制），和下層的MAC。MAC負責控制與連接物理層的物理介質, 判斷是否可以發送數據及定義數據幀在媒體上的傳輸方式, 見802.3 protocol。當交換機從某個端口收到一個數據包時，它先讀取包頭中的源MAC地址，這樣它就知道源MAC地址的機器是連在哪個端口上的；再去讀取包頭中的目的MAC地址，并在地址表中查找相應的端口；如表中有與這目的MAC地址對應的端，把數據包直接復制到這端口上；如表中找不到

11、相應的端口則把數據包廣播到所有端口上，當目的機器對源機器回應時，交換機又可以學習學習/Learn/Learn目的MAC地址與哪個端口對應，在下次傳送數據時就不再需要對所有端口進行廣播了。 幀結構見如下: MAC交換機制補充：交換機制補充：PreamblePreambleDestinationDestinationSourceSourceTypeTypeData and PadData and PadFSC( Frame Sequence Check)FSC( Frame Sequence Check)8bytes6bytes6bytes2bytes64-1500bytes4bytes 前導碼，

12、用于同步 目的地MAC地址源MAC地址 幀協議類型指示數據 幀校驗序列,用于MAC接收判斷是否傳輸錯誤，如發現錯誤，丟棄此幀Ethernet IEEE802.3 Protocol:Ethernet Switch Fabric:交換矩陣卡結構交換矩陣卡結構: 以上交換矩陣卡采用幀（Frame)作為幀的三階緩沖”Benes交換矩針” 結構。該交換矩陣分成M個并行平面（M一般等于8, 16, 32), 均等分配通過整個交換矩陣的信號流量。每個交換矩陣平面相互獨立，彼此間不存在同步。每個幀通過交換矩陣時，僅僅使用某個單一平面，即幀不能再被分割成更小單元通過該矩陣交換矩陣工作原理交換矩陣工作原理:Sta

13、ge 1 (S1,一階): S1矩陣單元(fabric elements)接收來自MAC的幀(Frame)，將幀以循環方式分配到S2矩陣單元上: 一個幀到S2第一個矩陣單元，下一個幀到S2第二個矩陣單元，下下個至S2第三個矩陣單元, 如此順序下去直到重新回到S2第一個矩陣單元。Stage 2 (S2，二階): 對幀進行2倍加速并執行第一次多路廣播功能: S2接收S1幀后將它們發送由至S3。Stage 3 (S3，三階): 執行交換功能，對幀進行2倍加速并執行第二次多路廣播功能：S3接收S2幀后執行必要的交換使每個幀發送到正確的目的地MAC地址對應物理端口加速功能加速功能: 以太網交換機通常有4-128個端口，以每個端口10Gbps帶寬(10G以太網光口)作為參考, MAC總交換容量將達到1280Gbps, 而交換矩陣必須能夠提供附加帶寬來容納當多個幀在同一時間被交換到同一個目的地MAC地址時，阻塞將可能發生。代表性地，S1與S2之間很少有阻塞，因為矩陣單元鏈路間幾乎沒有沖突發生, 但多個幀從S2,S3被交換到同一個目的地MAC地址時，幀便可能因為采用同樣輸出鏈路而產生沖突。為降低阻塞期間幀被延遲(交換)的可能，交換矩陣采用了2倍加