1、 第第4章章 組合邏輯電路組合邏輯電路4.1 組合邏輯電路的分析組合邏輯電路的分析 4.2 組合邏輯電路的設計組合邏輯電路的設計 4.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險 4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路 4.5 組合可編程邏輯器件組合可編程邏輯器件 教學基本要求：教學基本要求：1、熟練掌握組合邏輯電路的分析方法和設計方法；、熟練掌握組合邏輯電路的分析方法和設計方法； 2、掌握編碼器、譯碼器、數據選擇器、數值比較器、掌握編碼器、譯碼器、數據選擇器、數值比較器和加法器的邏輯功能及其應用；和加法器的邏輯功能及其應用； 3、學會閱讀、學會閱讀MSI器件的功

2、能表，并能根據設計要求器件的功能表，并能根據設計要求完成電路的正確連接；完成電路的正確連接； 4、掌握可編程邏輯器件的表示方法，會用、掌握可編程邏輯器件的表示方法，會用PLD實現實現 組合邏輯電路。組合邏輯電路。組合邏輯電路的一般框圖組合邏輯電路的一般框圖Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: : 組合邏輯電路工作特點組合邏輯電路工作特點: :在任何時刻，電路的輸出狀態只取在任何時刻，電路的輸出狀態只取決于同一時刻的輸入狀態而與電路原來的狀態無關。決于同一時刻的輸入狀態而與電路原來的狀態無關。組合邏輯電路的定義與結構組合邏輯電路的定義與結構

3、結構特征結構特征: =1 L1 B C A Z =L2 A1 A2 An L1 L2 Lm 組組合合邏邏輯輯電電路路 組合邏輯電路：組合邏輯電路：指輸出狀態指輸出狀態在任何時刻僅取決于同一時在任何時刻僅取決于同一時刻的輸入狀態，而與電路原刻的輸入狀態，而與電路原來的狀態無關的邏輯電路。來的狀態無關的邏輯電路。二、組合邏輯電路的分析步驟二、組合邏輯電路的分析步驟 4.1 組合邏輯電路的分析組合邏輯電路的分析1. 由邏輯圖寫出各輸出端的邏輯表達式；由邏輯圖寫出各輸出端的邏輯表達式；2. 化簡和變換邏輯表達式；化簡和變換邏輯表達式；3. 列出真值表；列出真值表；4. 根據真值表或邏輯表達式，根據真值

4、表或邏輯表達式， 結合各項知識和經驗等確定其功能。結合各項知識和經驗等確定其功能。 根據已知邏輯電路，經分析確定電路的邏輯功能。根據已知邏輯電路，經分析確定電路的邏輯功能。一、組合邏輯電路的分析一、組合邏輯電路的分析寫寫函函數數表表達達式式簡簡化化函函數數式式真真值值表表描描述述電電路路功功能能已已知知組組合合電電路路公式法公式法圖形法圖形法分析步驟框圖分析步驟框圖ABCY&邏輯圖邏輯圖邏輯表達式邏輯表達式 1 1 最簡與或最簡與或表達式表達式化簡 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY從輸入到輸出逐級寫出ACBCABYYYY 321A B CY0 0 0

5、0 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或最簡與或表達式表達式 3 真值表真值表CABCABY 3 4 電路的邏電路的邏輯功能輯功能當輸入當輸入A、B、C中有中有2 2個或個或3 3個個為為1 1時，輸出時，輸出Y為為1 1，否則輸出，否則輸出Y為為0 0。所以這。所以這個電路實際上個電路實際上是一種是一種3 3人表決人表決用的組合電路：用的組合電路：只要有只要有2票或票或3票同意，表決票同意，表決就通過。就通過。 4 表決器表決器 三、組合邏輯電路的分析舉例三、組合邏輯電路的分析舉例 例：例： 分析如圖所示邏輯電路的功能。分析如圖所示邏輯電

6、路的功能。 = 1 = 1 L B C A Z LZC（1）寫出輸出的表達式）寫出輸出的表達式（2） 列寫真值表。列寫真值表。 )(CBAL 10010110 111011101001110010100000CBABAZ 00111100 （3）確定邏輯功能：）確定邏輯功能： 解：解：()ABCABC輸入變量的取值中有奇數輸入變量的取值中有奇數 個個1時，時，L為為1，否則，否則L為為0, 電路具有電路具有奇校驗功能奇校驗功能。如要實現偶校驗，電路應做何改變？如要實現偶校驗，電路應做何改變？思考題：思考題： B A 1 C Y X Z 1 1 & & & & &

7、amp; & 例：例：試分析下圖所示組合邏輯電路的邏輯功能。試分析下圖所示組合邏輯電路的邏輯功能。解：解：（1 1） 根據邏輯電路寫出各輸出端的邏輯根據邏輯電路寫出各輸出端的邏輯 表達式，并進行化簡和變換。表達式，并進行化簡和變換。 X = ABABAY CACAZ （2 2） 列寫真值表列寫真值表 真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABA CACA X = ABABAY CACAZ 這個電路邏輯功能是對這個電路邏輯功能是對輸入的二進制碼輸

8、入的二進制碼求反碼求反碼。最高位為符號位，最高位為符號位，0表示正表示正數，數，1表示負數，正數的反表示負數，正數的反碼與原碼相同；負數的數碼與原碼相同；負數的數值部分是在原碼的基礎上值部分是在原碼的基礎上逐位求反。逐位求反。（3） 確定電路邏輯功能確定電路邏輯功能真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010例：例：試分析圖示邏輯電路的功能。試分析圖示邏輯電路的功能。解：解：（1）寫表達式）寫表達式010BBG121BBG232BBG33BG 自然二進制碼自然

9、二進制碼格雷碼格雷碼 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2） 列真值表列真值表自然二進制碼自然二進制碼至至格雷碼格雷碼的轉換電路的轉換電路。B3B2B1B

10、0G3G2G1G00 0 0 00 0 0 0（3 3）邏輯功能）邏輯功能推廣推廣: 將將n位自然二進制碼轉換成位自然二進制碼轉換成n位格雷碼位格雷碼 Gi = Bi Bi+1 （i = 0、1、2、 n-2） Gn-1= Bn-101012123233BBGBB GBBGBG自然二進制碼至格雷碼的轉換自然二進制碼至格雷碼的轉換: 4.1.1(a) ；4.1.6作業：1. 1. 邏輯抽象：根據實際邏輯問題的因果關系確定輸入、輸邏輯抽象：根據實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯狀態的含義；出變量，并定義邏輯狀態的含義；2. 根據邏輯描述列出真值表；根據邏輯描述列出真值表；3. 由

11、真值表寫出邏輯表達式由真值表寫出邏輯表達式; ;5. 畫出邏輯圖。畫出邏輯圖。4. 根據器件的類型根據器件的類型, ,簡化和變換邏輯表達式簡化和變換邏輯表達式; ;二、組合邏輯電路的設計步驟二、組合邏輯電路的設計步驟 一、組合邏輯電路的設計一、組合邏輯電路的設計 根據實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。根據實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。4.2 組合邏輯電路的設計組合邏輯電路的設計設計步驟框圖設計步驟框圖列列真真值值表表簡簡化化函函數數式式畫畫邏邏輯輯圖圖實實際際邏邏輯輯問問題題抽抽象象公式法公式法圖形法圖形法表達式變換表達式變換根據設計所用根據設計所用芯片要求

12、芯片要求例：例：某火車站有特快、直快和慢車某火車站有特快、直快和慢車三種類型三種類型的客運的客運列車進出，試用兩輸入列車進出，試用兩輸入與非門與非門和和反相器反相器設計一個指設計一個指示列車等待進站的邏輯電路，示列車等待進站的邏輯電路，3 3個指示燈個指示燈一、二、三一、二、三號分別對應特快、直快和慢車。列車的號分別對應特快、直快和慢車。列車的優先級別優先級別依依次為特快、直快和慢車，要求當特快列車請求進站次為特快、直快和慢車，要求當特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。時，無論其它兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否當特快沒有請求

13、，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。車有請求時，三號燈亮。解：解：（1） 邏輯抽象邏輯抽象輸入信號輸入信號: I0、I1、I2分別為特快、直快和慢車的進站請求分別為特快、直快和慢車的進站請求信號且信號且有進站請求有進站請求時為時為1，沒有請求沒有請求時為時為0。輸出信號輸出信號: L0、L1、L2分別為分別為3個指示燈的狀態，個指示燈的狀態， 且且燈亮燈亮為為1，燈滅燈滅為為0。輸輸 入入輸輸 出出I0 I1 I2 L0 L1 L2 000000110001010001001根據題意列出根據

14、題意列出真值表真值表 （2 2）根據真值表寫出）根據真值表寫出各輸出各輸出邏輯表達式邏輯表達式：101IIL 2102IIIL L0 = I0假假設設00IL 101IIL 2102IIIL （3）根據要求將上式變換為與非形式）根據要求將上式變換為與非形式 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 （4）根據輸出邏輯表達式畫出邏輯圖）根據輸出邏輯表達式畫出邏輯圖00IL 101IIL 2102IIIL 2例：例：設計一個設計一個將將8421BCD碼轉換成余碼轉換成余3BCD碼的碼變換電路。碼的碼變換電路。 輸入輸入 8421碼碼 輸出余輸出余3

15、碼碼 B3 B2 B1 B0 E3 E2 E 1 E0（2）畫卡諾圖）畫卡諾圖解：解：（1）列真值表）列真值表 0 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 0100 01

16、11 10001110B1B0B3B211111E E3 30100 01 11 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0（3 3）求最簡邏輯表達式）求最簡邏輯表達式0100 01 11 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0E E3 30100 01 11 100

17、01110B1B0B3B211111120233BBBBBE01212022BBBBBBBE01011BBBBE00BE（4）電路圖）電路圖化成化成與非與非邏輯表達式：邏輯表達式：8421BCD碼余3碼12023120233BBBBBBBBBBE012120201212022BBBBBBBBBBBBBBE010101011BBBBBBBBE00BE例：例：試設計一個碼轉換電路，將試設計一個碼轉換電路，將4位位格雷碼格雷碼轉換為轉換為自自然二進制碼然二進制碼?？梢圆捎萌魏芜壿嬮T電路來實現。可以采用任何邏輯門電路來實現。解：解：(1) 明確邏輯功能，列出真值表。明確邏輯功能，列出真值表。 設輸入變

18、量為設輸入變量為G3、G2、G1、G0為格雷碼，輸出變量為格雷碼，輸出變量B B3、B B2、B B1和和B B0為自然二進制碼。當輸入格雷碼按照從為自然二進制碼。當輸入格雷碼按照從0 0到到1515遞遞增排序時，可列出邏輯電路真值表。增排序時，可列出邏輯電路真值表。0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 B3 B2 B1 B0 G3 G2 G1 G0 輸輸 出出 輸輸 入入 1

19、1 1 1 1 0 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 0 0 0 1 1 0 0 B3 B2 B1 B0 G3 G2 G1 G0 輸輸 出出 輸輸 入入 邏輯電路邏輯電路真值表真值表 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 畫出各輸出函數的卡諾圖，并化簡和變換。畫出各輸出函

20、數的卡諾圖，并化簡和變換。3 3 G B 2 B 2 G 3 G 2 G 3 G 2 G 3 G 1 B 1 G 2 G 3 G 1 G 2 G 3 G 1 G 2 G 3 G 1 G ( 2 G 3 G ) ) 2 G 3 G 1 G 2 G 3 G ) ) 2 G 3 G 1 G 3 G 2 G 1 G 0 B 3 G 2 G 1 G 0 G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 G0(3) 根據邏輯表達式，畫出邏輯圖。根據邏輯表達式，畫出邏

21、輯圖。 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 4.2.7 作業：4.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險4.3.1 產生競爭冒險的原因產生競爭冒險的原因4.3.2 消去競爭冒險的方法消去競爭冒險的方法 競爭：競爭：冒險：冒險：信號經由不同的途徑到達某一會合點的時間有先有后。信號經由不同的途徑到達某一會合點的時間有先有后。由于競爭而引起電路輸出由于競爭而引起電路輸出發生瞬間錯誤發生瞬間錯誤( (）的現象。的現象。tpd4.3.1 產生競爭冒險的原因產生競爭冒險的原因在輸出端產生尖峰干擾在輸出端產生尖峰干擾代數法代數法當函數表達式可以化成：當函數表達式可

22、以化成：AAFAAF即含有互補變量，即含有互補變量，A A變量變化可能引起冒險。變量變化可能引起冒險。卡諾圖法卡諾圖法ABC0100011110 000 0 1 1 11如函數卡諾圖上有包圍圈如函數卡諾圖上有包圍圈相切相切，且相切處又無其，且相切處又無其他圈包含，則可能有冒險。他圈包含，則可能有冒險。競爭冒險的判斷：競爭冒險的判斷： 或或1. 1. 發現并消除互補變量發現并消除互補變量 A B C 1 & L B = C = 0時時 為消掉為消掉AA，變換邏輯函數式為，變換邏輯函數式為 ) )( ( C A B A L 可能出現競爭冒險?？赡艹霈F競爭冒險。A A L BC B A AC

23、 L 4.3.2 消去競爭冒險的方法消去競爭冒險的方法 2. 增加乘積項增加乘積項, ,避免互補項相加避免互補項相加 A AC CB C B 1 & & 1 L ， 當當A=B=1時，有：時，有：C B AC L 當當A=B=1時：時：C B AC L 1 CCLC B AC AB C C L AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 冗余冗余項項3. 輸出端并聯電容器輸出端并聯電容器 如果邏輯電路在較慢速度下工作，為了消去競爭冒險，如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯一電容器，致使輸出波形上升沿和下降可以

24、在輸出端并聯一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對于很窄的負跳變脈沖起到平波的作沿變化比較緩慢，可對于很窄的負跳變脈沖起到平波的作用。用。420pF C C AC CB L 吸收法吸收法 電路穩定后加入取樣脈沖，在取樣脈沖作用期間輸出的電路穩定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有效，可以避免毛刺影響輸出波形。信號才有效，可以避免毛刺影響輸出波形。加取樣加取樣( (選通選通) )脈沖：脈沖：4. 取樣法取樣法4.3.4作業：4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路4.4.1 編碼器編碼器 4.4.2 譯碼器譯碼器/數據分配器數據分配器 4.4.3

25、數據選擇器數據選擇器 4.4.4 數值比較器數值比較器 4.4.5 算術運算電路算術運算電路 1. 編碼器編碼器 (Encoder)的概念的概念編碼：編碼：賦予二進制代碼特定含義的過程稱為編碼。賦予二進制代碼特定含義的過程稱為編碼。如：如：8421BCD碼中，用碼中，用1000表示數字表示數字8如：如：ASCII碼中，用碼中，用1000001表示字母表示字母A編碼器：編碼器：具有編碼功能的邏輯電路。具有編碼功能的邏輯電路。4.4.1 編碼器編碼器能將每一個編碼輸入信號變換能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。為不同的二進制的代碼輸出。 如如8線線-3線編碼器線編碼器：將：將8個輸

26、入的信號分別編成個輸入的信號分別編成 8個個 3位二進制數碼位二進制數碼輸出。輸出。如如BCD編碼器編碼器：將：將10個編碼輸入信號分別編成個編碼輸入信號分別編成10 個個4位碼輸出。位碼輸出。編碼器的邏輯功能編碼器的邏輯功能：思考題思考題：7位固話號碼可供多少用戶使用，升位后呢？位固話號碼可供多少用戶使用，升位后呢？普通編碼器：普通編碼器：任何時候只允許輸入一個有效編碼信號，任何時候只允許輸入一個有效編碼信號， 否則輸出就會發生混亂。否則輸出就會發生混亂。優先編碼器：優先編碼器：允許同時輸入兩個以上的有效編碼信號。允許同時輸入兩個以上的有效編碼信號。 當同時輸入幾個有效編碼信號時，優先編碼器

27、當同時輸入幾個有效編碼信號時，優先編碼器 能按預先設定的優先級別，只對其中優先權能按預先設定的優先級別，只對其中優先權 最高的一個進行編碼。最高的一個進行編碼。2. 編碼器的分類編碼器的分類： 普通編碼器普通編碼器 優先編碼器。優先編碼器。討論討論 ：編碼原則編碼原則 。二進制編碼器的結構框圖二進制編碼器的結構框圖普通二進制編碼器：普通二進制編碼器：3. 編碼器的工作原理編碼器的工作原理 I 0 I 1 Y n - 1 Y 0 Y 1 1 n 2 - - I 二進制二進制 編碼器編碼器 2 n 個個 輸入輸入 n 位二進位二進 制碼輸出制碼輸出 4線線2線普通二進制編碼器線普通二進制編碼器 1

28、000010000100001Y0Y1I3I2I1I0 （b）邏輯功能表）邏輯功能表編碼器的輸入為編碼器的輸入為高電平有效高電平有效。 Y1 Y0 I0 I1 I2 I3 （a）邏輯框圖）邏輯框圖4輸輸入入二進制碼輸二進制碼輸出出11011000321032100321032101IIIIIIIIYIIIIIIIIY 思考題：思考題：普通編碼器的輸入信號為何要相互排斥？普通編碼器的輸入信號為何要相互排斥？ 思考題：思考題：該電路是否可以再簡化？該電路是否可以再簡化？321032100321032101IIIIIIIIYIIIIIIIIY I0 I1 I2 I3 1 1 1 1 & &a

29、mp; & 1 Y0 Y1 & 1 當所有的輸入都為當所有的輸入都為1時，時， Y1Y0 = ？Y1Y0 = 00無法輸出有效編碼。無法輸出有效編碼。結論：結論：普通編碼器不能同時輸入兩個以上的有效編碼信號！普通編碼器不能同時輸入兩個以上的有效編碼信號！ I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0時，時， Y1Y0 = ？Y1Y0 = 00321032100321032101IIIIIIIIYIIIIIIIIY 當有兩個輸入信號同時當有兩個輸入信號同時有效時，如有效時

30、，如I2和和I3同時有效同時有效時，將出現什么情況？時，將出現什么情況？思考思考：4. 鍵盤輸入鍵盤輸入8421BCD碼編碼器碼編碼器 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 代碼輸出代碼輸出 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 使能標志使能標志 2 3 4 5 6

31、7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 編碼輸入編碼輸入 輸輸 入入 輸輸 出出 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 A B C D GS 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 111111110 1 0 0 1 1 111111110 1 1 0 0 0 1 11111110 1 1 0 1 1 1 1 1111110 1 1 1 0 1 1 0 1 111110 1 1 1 1 0 1 0 1 1

32、11110 1 1 1 1 1 0 1 0 0 1 1110 1 1 1 1 1 1 0 0 1 1 1 110 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 該編碼器為輸入該編碼器為輸入低電平有效！低電平有效！鍵盤輸入鍵盤輸入8421BCD碼編碼器碼編碼器功能表功能表 思考題：思考題：優先編碼器原理及其優點優先編碼器原理及其優點 。 5.5. 優先編碼器優先編碼器 優先編碼器的提出：優先編碼器的提出： 實際應用中，經常有兩個或更多實際應用中，經常有兩個或更多 輸入編碼信號

33、同時有效。輸入編碼信號同時有效。 必須根據輕重緩急，規定好這些外設允必須根據輕重緩急，規定好這些外設允許操作的先后次序，即許操作的先后次序，即優先級別優先級別。 識別多個編碼請求信號的優先級別，并識別多個編碼請求信號的優先級別，并進行相應編碼的邏輯部件稱為進行相應編碼的邏輯部件稱為優先編碼器優先編碼器。4線線2 線優先編碼器線優先編碼器（1）列出功能表）列出功能表輸輸 入入輸輸 出出I0 I1 I2 I3 Y1 Y0 100000100011010111高高低低（2）寫出邏輯表達式）寫出邏輯表達式（3）畫出邏輯電路）畫出邏輯電路（略）（略）輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號高

34、電平有效，輸出為二進制代碼輸入編碼信號優先級從高到低為輸入編碼信號優先級從高到低為I0I3 輸入為輸入為I3 I0 ，輸出為輸出為Y1 Y03 3 2 1 I I I Y + = 3 3 2 1 0 I I I I Y + = 優先編碼器優先編碼器CD4532的邏輯符號、引腳圖的邏輯符號、引腳圖6. 集成電路編碼器集成電路編碼器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0

35、 Y0 邏輯符號邏輯符號引腳圖引腳圖 I2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 1 1 & 1 G S 1 EO 1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 CD4532電路圖電路圖 優先編碼器優先編碼器CD4532功能表功能表輸輸 入入輸輸 出出EI I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 GS EO LLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLH

36、LLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL思考題：思考題：為什么要設計為什么要設計GS、EO輸出信號？輸出信號？高電平輸入使能端高電平輸入使能端輸出使能端輸出使能端編碼器工作狀態標志編碼器工作狀態標志例：例：用二片用二片CD4532構成構成1616線線-4-4線優先編碼器線優先編碼器, ,其邏輯圖其邏輯圖如下圖所示，試分析其工作原理。如下圖所示，試分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7

37、 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GSS GS1 G3 G2 G1 G0 L3 1 1 1 1 1 1 1 1 00 0 0 0 0 0無編碼輸出無編碼輸出0解：解：。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10

38、 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 1 0 0 0 00若無若無有效電平有效電平輸入輸入 0 1 1 1思考題：思考題：哪塊芯片的優先級高？哪塊芯片的優先級高？1若有若有有效電平有效電平輸入輸入00001100 0。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1

39、A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GSS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若若有有有有效電平效電平輸入輸入 1 1 1 110111114.4.1作業：譯碼是編碼的逆過程，它能將二進譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某一特定含義的信制碼翻譯成代表某一特定含義的信號號( (即電路的某種狀態即電路的某種狀態) )。1.1.譯碼器的概念譯碼器的概念譯碼器：譯碼器：具有譯碼功能的邏輯電路具有譯碼功能的邏輯電路。4.4.2 譯碼器譯碼器/ /數據分配器

40、數據分配器譯碼：譯碼：2.2.譯碼器的分類譯碼器的分類唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉換成與之一一對將一系列代碼轉換成與之一一對應的有效信號。應的有效信號。 將一種代碼轉換成另一種代碼。將一種代碼轉換成另一種代碼。 二進制譯碼器二進制譯碼器 二二十進制譯碼器十進制譯碼器 顯示譯碼器顯示譯碼器常見的唯一地址譯碼器：常見的唯一地址譯碼器： 2 2線線-4-4線譯碼器的邏輯電路線譯碼器的邏輯電路LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3 Y2 Y1 Y0 A0A1E輸出輸出 輸輸 入入 功能表功能表E1 A 11 1 &Y0Y1Y2Y

41、3A0 Y0Y2Y1Y3EA 1A0 3013201210110010 0mAAY mAAY mAAY mAAY E當 時地址輸入端地址輸入端輸入使能控制輸入使能控制端端二進制譯碼器二進制譯碼器 x0 x1 xn-1 0y 1y 21ny- EI 使能輸入使能輸入 二進制二進制譯碼器譯碼器 n 個輸個輸入端入端使能輸使能輸入端入端2n個輸個輸出端出端設輸入端的個數為設輸入端的個數為n，輸出端的個數為，輸出端的個數為M , 則有則有: M=2n3. 集成電路譯碼器集成電路譯碼器(1) 74HC139集成譯碼器集成譯碼器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y

42、E 1/2 74x139 LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3 Y2 Y1 Y0 A0A1E輸出輸出輸輸 入入功能表功能表邏輯符號說明邏輯符號說明: : 邏輯符號框外部的邏輯符號框外部的符號，符號，表示外部輸入或輸出信號表示外部輸入或輸出信號名名稱，字母上面的稱，字母上面的“”號說號說明該輸入或輸出是明該輸入或輸出是低電平有低電平有效效。符號框內部的輸入、輸。符號框內部的輸入、輸出變量表示其內部的邏輯關出變量表示其內部的邏輯關系。在推導表達式的過程中，系。在推導表達式的過程中，如果低有效的輸入或輸出變如果低有效的輸入或輸出變量上面的量上面的“”號參與運算，號參

43、與運算，則在畫邏輯圖或驗證真值表則在畫邏輯圖或驗證真值表時，注意將其還原為低有效時，注意將其還原為低有效符號符號。 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 (2) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖引腳圖 邏輯圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 控控制制端端地地址址輸輸入入端端輸

44、輸出出端端74HC138集成譯碼器集成譯碼器邏輯圖邏輯圖 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 討論討論 ：使能控制端的作用？使能控制端的作用？74HC138集成譯碼器集成譯碼器功能表功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YL H H H H H H H H H H L L H H L H H H H

45、H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H L H H H H H H H H H H H H H H H H H H A2 E3 輸輸 出出輸輸 入入A1 A0 用于功能擴展用于功能擴展2E1E0Y1Y2Y3Y4Y5Y6Y7YL H H H

46、H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H L H H H H H H H H H X H H H H H H H H H A2 E3 輸輸 出出輸輸 入入A1 A0 00120m

47、AAAY10121mAAAY20122mAAAY30123mAAAY50125mAAAY60126mAAAY40124mAAAY70127mAAAY12345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：功能：將將8421BCD碼譯碼譯成為成為10個狀態輸出。個狀態輸出。 功能表功能表十進十進 制

48、數制數 BCD輸入輸入 輸輸 出出 A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 L L L L L H H H H H H H H H 1 L L L H H L H H H H H H H H 2 L L H L H H L H H H H H H H 3 L L H H H H H L H H H H H H 4 L H L L H H H H L H H H H H 5 L H L H H H H H H L H H H H 6 L H H L H H H H H H L H H H 7 L H H H H H H H H H H L H H

49、8 H L L L H H H H H H H H L H 9 H L L H H H H H H H H H H L 對于對于BCD代碼以外的代碼以外的6個個偽碼（偽碼（10101111）Y0 Y9 均為高電平。均為高電平。 集成二集成二十進制譯碼器十進制譯碼器74x42 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 例：例：已知下圖所示電路已知下圖所示電路輸入信號的波形，試畫出譯碼器輸出波形。輸入信號的波形，試畫出譯碼器輸出波形。 4.4.譯碼器的應用譯碼器的應用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +

50、5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 解：解： 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y

51、3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 譯碼器的擴展：譯碼器的擴展：例：例：用用74HC139和和74HC138構成構成5線線-32線譯碼器。線譯碼器。解：解： 3 3線線8 8線譯碼器的線譯碼器的 含三變量函數的全部最小項。含三變量函數的全部最小項。Y Y0 0Y Y7 7基于這一點用該器件能夠方便地實現三變量邏輯函數?；谶@一點用該器件能夠方便地實現三變量邏輯函數。用譯碼器實現邏輯函數：用譯碼器實現邏輯函數：0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V

52、E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY . . .對對74x138,當當E3 =1 ，E2 = E1 = 0時時,譯碼器正常工作譯碼器正常工作7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 例：例：用一片用一片74HC138實現函數實現函數解解: 首先將函數式變換為最小項之和的形式首先將函數式變換為最小項之和的形式 在譯碼器輸出端加一個與非門，即可實現給定的組合邏輯函數。在譯碼器輸出端加一個與非門，即可實現給定的組合邏輯函數

53、。 +5V A B C L & 7620YYYY ABCCABCBACBAL 用譯碼器實現邏輯函數發生器用譯碼器實現邏輯函數發生器 優點：優點：一個譯碼器可以用來實現多個含有相同一個譯碼器可以用來實現多個含有相同輸入變量的邏輯函數。輸入變量的邏輯函數。 缺點：缺點：邏輯函數的輸入變量個數邏輯函數的輸入變量個數不能大于不能大于譯碼譯碼器的地址輸入端個數。器的地址輸入端個數。（思考題：思考題：小于時怎么辦？）小于時怎么辦？）相當于多輸出的單刀多擲開關，是一種能將從數相當于多輸出的單刀多擲開關，是一種能將從數據分時送到多個不同的通道上去的邏輯電路。據分時送到多個不同的通道上去的邏輯電路。數據

54、分配器示意圖數據分配器示意圖 數數據據輸輸入入 通通道道選選擇擇信信號號 Y0 Y1 Y7 5.5.用譯碼器實現數據分配器用譯碼器實現數據分配器 數據分配器：數據分配器： 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V D= E2 E1 Y0 Y7 0 1 0Y231DYEE ABC當當ABC = 010 時，時，Y2=DC B A例例 ：用用74HC138組成數據分配器。組成數據分配器。地地址址輸輸入入 思考：思考：為什么數據從為什么數據從 E2 輸入？輸入？ 從其他管腳可以嗎？從其他管腳可以嗎？解解 ：輸輸 入入輸輸 出出E E3

55、 E E2 2 E E1 1 A2A1A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數據分配器時的譯碼器作為數據分配器時的功能表功能表 思考題：思考題：長途、市話號碼如何譯碼長途、市話號碼如何譯碼 ？6.6.顯示顯示譯碼器譯碼器 脈脈沖沖信信號號 計計數數器器 譯譯碼碼器器 驅驅動動器器 顯顯示示器器 KHz 顯示譯

56、碼器abcdfegACBD8421BCD8421BCD碼碼七段顯示碼七段顯示碼注意：一般要加限流電阻！注意：一般要加限流電阻！ 顯示譯碼器與數碼管的連接：顯示譯碼器與數碼管的連接：七段顯示譯碼器七段顯示譯碼器（1 1）最常用的顯示器有：半導體發光二極管和液晶顯示器。）最常用的顯示器有：半導體發光二極管和液晶顯示器。 a b c d e f g 共陽極顯示器共陽極顯示器 a b c d e f g 共陰極顯示器共陰極顯示器abcdfge顯示器分段布局圖顯示器分段布局圖七段七段LED數碼管數碼管123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-

57、Aug-2002Sheet of File:D:數 電 講 稿 -賈 立 新 徐 海 軍 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8數碼管外形 及引腳數碼管內部結構123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:數 電 講 稿 -賈 立 新 徐 海 軍 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9

58、g10dp5COM3,8數碼管外形 及引腳數碼管內部結構常用的集成七段顯示譯碼器常用的集成七段顯示譯碼器 CMOS BCD七段顯示譯碼器七段顯示譯碼器74HC4511 a b c d e f g D0 74HC4511 D3 D2 D1 LT BL LE abcdfge顯示器分段布局圖顯示器分段布局圖LT HHLHHHHHLLHHHL9 HHHHHHHLLLHHHL8 LLLLHHHHHHLHHL7 HHHHHLLLHHLHHL6 HHLHHLHHLHLHHL5 HHLLHHLLLHLHHL4 HLLHHHHHHLLHH L3 HLHHLHHLHLLHH L2 LLLLHHLHLLLHH L1

59、 LHHHHHHLLLLHHL0g f e d c b a 字形字形輸輸 出出輸輸 入入十進制十進制或功能或功能D3 D2 D1 D0 BL LE CMOS BCD七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表燈測試輸入端燈測試輸入端滅燈輸入端滅燈輸入端鎖存滅燈輸入端鎖存滅燈輸入端abcdfge注意：注意：6的字形！的字形！ * HH H鎖鎖 存存熄滅熄滅LLLLLLL HL 滅滅 燈燈 HHHHHHH L 燈燈 測測 試試熄滅熄滅LLLLLLLHHHHHHL15熄滅熄滅LLLLLLLLHHHHHL14熄滅熄滅LLLLLLLHLHHHHL13熄滅熄滅LLLLLLLLLHHHHL12熄

60、滅熄滅LLLLLLLHHLHHHL11熄滅熄滅 LLLLLLLLHLHH HL10LT g f e d c b a 字形字形輸輸 出出輸輸 入入十進制十進制 或功能或功能 BLLE D3 D2 D1 D0 CMOS BCD七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表(續續)CD4511CD4511與數碼管的連接原理圖：與數碼管的連接原理圖：BL例：例：由由74HC4511構成構成24小時及分鐘的譯碼電路。小時及分鐘的譯碼電路。 H7 H6 H5 H4 0 (0) 45114 顯顯示示器器4 1 (0) (I) (II) (III) ag ag ag ag LT LE BL (III

61、) D3 D2 D1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 1 H3 H2 H1 H0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 思考題：思考題：試分析小時高位是否具有零熄滅功能。試分析小時高位是否具有零熄滅功能。4解：解：討論討論 ：日常生活中什么地方用到了日常生活中什么地方用到了譯碼器、顯示器件？譯碼器、顯示器件？ 4.4.7 ；4.4.84.4.12 ；4.4.14作業：4.4.3 數據選擇器數據選擇器1 1、數據選擇器的定義與功能、數據選擇器的定義與功能 數據選擇的功能：數據選